PATENT ABSTRACTS OF JAPAN

(11)Publication number:

08-083347

(43)Date of publication of application: 26.03.1996

(51)Int.CI.

G06T 9/00 7/40

HO3M 1/41 HO4N

HO4N

(21)Application number: 06-219168

(71)Applicant: TOSHIBA CORP

(22)Date of filing:

13.09.1994

(72)Inventor: MICHINAKA HIDEJI


OTOMO GOICHI

(54) PICTURE PROCESSOR

(57)Abstract:

PURPOSE: To shorten time to be required for the detection of a delimitation code by allowing a parallel delimitation code detecting part to input data to be decoded from a program search shifting part and simultaneously detect the delimitation codes of plural

leading bit positions. CONSTITUTION: The parallel delimitation code detecting part 13 has 31 delimitation code detectors 27-1 to 27-31, which respectively input 24-bit data respectively having the 1st bit to 31-th bit of a code D11 to be decoded on their leading bits. Namely the detector 27-1 inputs 1st to 24th bits, the detector 27-2 inputs 2nd to 25-th bits, the following detectors also similarly input data, and finally the detector 27-31 inputs 31-th to 54th bits. Each of the detectors 27-1 to 27-31 compares the inputted 24-bit data with '000001H' and outputs a compared result. A control circuit 28 inputs respective compared results, and when any one of the results indicates a start code, judges the position of the start code.



LEGAL STATUS

[Date of request for examination]

01.03.2000

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

3417684

[Date of registration]

11.04.2003

[Number of appeal against examiner's decision

of rejection]
[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号

特開平8-83347


(43)公開日 平成8年(1996)3月26日

(51) Int.Cl. ⁶		識別記号	庁内整理番号	F I	技術表示箇所
G 0 6 T H 0 3 M H 0 4 N	9/00 7/40 1/41	В	9382-5K 審査請求	G 0 6 F H 0 4 N 未請求 請求項	_
(21)出願番号	 身	特願平6 -219168		(71)出願人	株式会社東芝
(22)出顧日		平成6年(1994)9	月13日	(72)発明者	神奈川県川崎市幸区堀川町72番地 道 中 秀 治 神奈川県川崎市幸区小向東芝町1 株式会 社東芝研究開発センター内
				(72)発明者	神奈川県川崎市幸区小向東芝町1 株式会 社東芝研究開発センター内
				(74)代理人	

(54) 【発明の名称】 画像処理装置

(57)【要約】

【目的】 高速処理が可能な画像処理装置を提供する。 【構成】 可変長・固定長復号化器10が、圧縮画像デ ータと頭出しシフト量データとを入力してこの頭出しシ フト量データにしたがって前記圧縮画像データをシフト させることにより被解読データを生成する頭出しシフト 部11と、この頭出しシフト部から取り込んだ被解読デ ータを切り出すことにより解読データおよびシフト量デ ータを生成する符号解読部12と、頭出しシフト部から 取り込んだ被解読データからの区切り符号の検出を複数 の先頭ビット位置について同時に行い、この検出結果に 基いてシフト量データを生成する並列区切り符号検出部 13とを備える。また、バッファメモリが、複数のバン クメモリと、これらのパンクメモリのいずれかについて 書き込み或いは読み出しが終了すると該バンクメモリに 対する書き込み/読み出しの切り替えを他方のバンクメ モリの状態に応じて直ちに行う制御回路とを備える。



【特許請求の範囲】

【請求項1】少なくとも可変長符号と区切り符号とを有 する圧縮画像データを復号化する複号化器を備えた画像 処理装置において、

前記復号化器が、

前記圧縮画像データと頭出しシフト量データとを入力 し、この頭出しシフト量データにしたがって前記圧縮画 像データをシフトさせることにより被解読データを生成 する頭出しシフト部と、

この頭出しシフト部から取り込んだ前記被解読データを 10 切り出すことにより、解読データを生成する符号解読部 ٤.

前記頭出しシフト部から取り込んだ前記被解読データか らの前記区切り符号の検出を複数の先頭ビット位置につ いて同時に行い、との検出結果に基いて前記シフト量デ ータを生成する並列区切り符号検出部と、

を備えたことを特徴とする画像処理装置。

【請求項2】複数のバンクメモリと、これらのバンクメ モリの読み出しおよび書き込みを制御する制御回路とを 備えたバッファメモリを有する画像処理装置において、 前記制御回路が、

いずれかのバンクメモリに対する書き込みが終了した時 点で、既に読み出しが終了した他のバンクメモリが存在 する場合には当該他のバンクメモリに対して次の書き込 みを行わせ、既に読み出しが終了した他のバンクメモリ が存在しない場合にはいずれかのバンクメモリの読み出 しが終了するまで待機した後に当該読み出しが終了した バンクメモリに対して書き込みを行わせるとともに当該 待機の期間中書き込みを禁止する書き込み制御手段と、 で、既に書き込みが終了した他のバンクメモリが存在す る場合には当該他のバンクメモリに対して書き込みが行 われた順序にしたがって次の読み出しを行わせ、既に書 き込みが終了したバンクメモリが存在しない場合にはい ずれかのバンクメモリの書き込みが終了するまで待機し た後に当該書き込みが終了したバンクメモリに対して読 み出しを行わせるとともに当該待機の期間中読み出しを 禁止する読み出し制御手段と、を備えたことを特徴とす る画像処理装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、画像処理装置の処理速 度の高速化に関するものであり、より詳細には、圧縮画 像データを伸長する画像処理装置のバッファメモリおよ び復号化器の処理速度の高速化に関するものである。

【従来の技術】従来より、画像処理装置として、画像デ ータを圧縮/伸長するものが知られている。

【0003】画像データを圧縮する画像処理装置として は、例えば、DCT(離散コサイン変換)、量子化、ラ 50 ようなバッファメモリを用いてランレングス復号化とス

ンレングス符号化および可変長・固定長符号化を組み合 わせたものが知られている。このような画像処理装置で は、まず、画像データを小ブロック(例えば8×8画素 のブロック) に分割し、各ブロック単位で二次元 DCT 等の直交変換を施したのち、各画素ごとに量子化を行 う。次に、各ブロックについて「0」が連続する頻度が 髙くなるように変換したのち(スキャン順序変換)、一 次元に並べ、先行する「0」の数(以下「ゼロラン」と 記す)と「0」以外の値(以下「レベル」と記す)とを 組にして表現することでシンボル数を減らす(ランレン グス符号化)。そして、このデータを可変長符号、固定

長符号および区切り符号からなるデータに変換して(可

変長・固定長符号化)出力する。

【0004】とこで、上述のスキャン順序変換およびラ ンレングス符号化について、図7を用いて、さらに詳し く説明する。図7(a)は、直交変換(DCT等)およ び量子化を施した後のブロックを示している。二次元D CT等の直交変換を施したデータは、視覚的に高周波成 分の解像度が高くないことを利用して、この高周波成分 20 にあたるデータに大きい量子化幅を与えることにより、 「0」が出現する頻度を高くしている。次に、これらの 画素データについて、図7(a)に矢印で示したよう に、8×8のマトリクスを形成する各画素をジグザグに 読み取る。とれにより、図7(b)に示したようなデー タ列を得る。そして、このデータ列をランレングス符号 化することにより、図7(c)に示したようなデータ (ランレングス符号)を得る。なお、図7(c)におい て、各括弧内の左側の値はゼロランであり、右側の値は レベルである。このようにして生成されたランレングス いずれかのバンクメモリからの読み出しが終了した時点 30 符号は、可変長・固定長符号化されて、出力される。と とで、図7 (a) に示したように、画素ブロックの画素 をジグザグに読み取ることとしたのは、各ゼロランの値

> 【0005】次に、このようにして圧縮処理された画像 データを伸長する画像処理装置について説明する。図8 は、かかる画像処理装置の構成を概略的に示すブロック 図である。同図に示したように、画像処理装置に入力さ れた圧縮画像データは、バッファ81を介して、可変長 ・固定長復号化器82に取り込まれ、図7 (c) に示し たようなデータ列 (ランレングス符号) に復号化され る。この可変長・固定長復号化器82の出力データは、 次に、ランレングス復号化・スキャン順序変換器83に 入力される。

> の偏りが大きい方が、ランレングス符号を可変長符号化

する際に圧縮率が高くなるからである。

40

【0006】ととで、ランレングス復号化およびスキャ ン順序変換は、ランレングス復号化により図7(b)に 示したデータ列を生成した後にスキャン順序変換を行っ て図7(a)に示したような8×8画素ブロックのデー タを生成することとしてもよいが、ここでは、後述する キャン順序変換とを同時に行うものとする。

【0007】その後、ランレングス復号化およびスキャ ン順序変換が施された画像データは、逆量子化器85お よび逆直交変換器86により逆量子化および逆離散コサ イン変換が行われた後、伸長画像データとして出力され る。

【0008】ととで、可変長・固定長復号化器82での 処理(可変長・固定長復号化)について、より詳細に説 明する。なお、ととでは、可変長・固定長符号化方法と してMPEG(Moving Pictures Expert Group)方式を採 10 った場合を例にとって説明する。

【0009】可変長・固定長復号化器82に入力される 画像データ(圧縮画像データ)は、区切りの無い連続し たデータ列によって構成されている(後述の図10

(a)の「被解読符号」参照)。ここで、このデータ列 には、データの区切りを示すコードであるスタートコー ドが含まれている。このスタートコードとしては、例え は、一画面分の画像データの開始を示すスタートコード (picture start code)等がある(後述の図10(b)参 照)。このスタートコードは、データ列の途中から解読 20 を開始した場合でも他のデータやフラグと間違えて解読 (復号化) することがなく、また、他のデータやフラグ をどのように組み合わせてもスタートコードと間違えて 解読してしまうことがないように、定められている。し たがって、解読を開始する位置の決定や、解読エラーが 発生した場合の解読復帰位置の決定に使用される。

【0010】以下、可変長・固定長復号化器82の動作 について、図9~図11を用いて説明する。

【0011】図9は、可変長・固定長復号化器82の内 部構成を概略的に示すブロック図である。同図におい て、符号解読部92は、まず、頭出しシフト部91から 被解読符号D,,を32ビット入力し、このうちの最初の 24ビットについて、この被解読符号D,1の値が「00 0001H」(「H」は16進数表示であることを示 す。以下同じ)と一致するか否かを判断する(図11の S111)。そして、被解読符号D。1が「000001 H」でなければ、頭出しシフト部91に被解読符号D,, を1ビット分だけシフトさせる(同図S112)。次 に、シフト後の24ビットの被解読符号D,1について (すなわち最初の入力符号から数えて2ビットめから2 40 の解読を再開する(図10(a)参照)。 5ビットめまでについて)、「000001H」と一致 するか否かを判断する(同図S111)。以下、「00 0001H」が検出されるまで、同様の動作を繰り返

【0012】ととで、図10(b)に示すように、スタ ートコードの上位6ビット(2進数では24ビット) は、常に「000001H」である。したがって、符号 解読部92が「000001H」を検出した場合は、い ずれかのスタートコードが存在していることがわかる。

解読部92は、との「000001H」に該当する部分 を切り出すために、被解読符号D,1を24ビット(16 進数の6桁に該当する)だけシフトする(図11のS1 13)。そして、検出されたスタートコードの残りの桁 を切り出すために、入力符号をさらに8ビット(16進 数の2桁に該当する)だけシフトする(図11のS11 4)。

【0014】続いて、符号解読部92は、このスタート コードに続く可変長・固定長符号の解読(復号化)を行 う。図10(a)のOにおいて、被解読符号の最初の3 桁は「101」であり、この可変長符号は「3」の該当 する(図10(C)参照)。したがって、符号解読部9 2は、解読結果(ランレングス符号)として「3」を出 力し、さらに、可変長符号のパターン長(桁数)である 「3」を、頭出しシフト量情報Dタェとして出力する。頭 出しシフト部91は、この頭出しシフト量情報Dogを入 力すると、被解読符号D。1を3ビットだけシフトさせ る。これにより、このシフト後に符号解読部92が入力 する被解読符号D,1は、図10(b)の②に示すような 値となる。そして、符号解読部92は、との被解読符号 D,,の最初の2桁「Ol」が「2」に該当すると識別 し、解読結果として「2」を出力するとともに、パター ン長「2」を頭出しシフト量情報 D,, として出力する。 以下、同様にして、スタートコードの検出および可変長 ・固定長符号の解読が続行される。

【0015】とのようにして生成された解読結果のデー タ列 (ランレングス符号) は、ランレングス復号化・ス キャン順序変換器83 (図8参照) に送られる。

【0016】とこで、可変長・固定長符号の解読中に、 30 可変長符号テーブル (図10(c)参照)や固定長符号 テーブル (図示せず) に無い符号パターンが現れた場合 には、符号解読部92は、何等かの解読エラーが発生し たものと判断する。可変長符号を含む符号の復号化の場 合には、解読エラーに起因して解読開始位置が一旦ずれ てしまうとそのまま残りの入力符号の解読を続行して も、無意味である。したがって、符号解読部92は、可 変長・固定長符号の解読を中止して、次のスタートコー ドの検出を行う(図11参照)。そして、スタートコー ドが検出されると、上述したような可変長・固定長符号

【0017】次に、図8に示した画像処理装置の、ラン レングス復号化・スキャン順序変換器83での処理(ラ ンレングス復号化およびスキャン順序変換)について、 より詳細に説明する。

【0018】図12は、ランレングス復号化・スキャン 順序変換器83の内部構成を概略的に示すプロック図で ある。同図に示すように、このランレングス復号化・ス キャン順序変換器83としては、バッファメモリが使用 されている。

【0013】「000001H」が検出されると、符号 50 【0019】図12において、メモリ部121内のバン

クメモリ121a, 121bは、8×8画素(すなわち 1ブロック) に相当する書き込み領域を有している。そ して、これらの書き込み領域は、データの書き込みが行 われる前には、すべてゼロに初期化される。

【0020】書き込みアドレス発生部122は、加算器 122aとレジスタ122bとを備えている。ここで、 レジスタ122bの出力は、データの書き込みが行われ る前には、「O」に初期化される。加算器122aは、 レジスタ122bの出力と、可変長・固定長復号化器8 2から入力したデータ列 (ランレングス符号) のゼロラ 10 ンとを入力する。そして、とのレジスタ出力とゼロラン とを加算した結果を、書き込みアドレスとして、メモリ 部121に送る。これにより、ランレングス符号の「レ ベル」信号を、バンクメモリ121aまたはパンクメモ リ121bのいずれか(コントローラ124によって指 定される)の該当番地に順次書き込むことができる。そ して、上述のように「レベル」信号が書き込まれた番地 以外は「0」に初期化されているので、この書き込みに よってランレングス復号化を行うことができる。

タ123aとアドレス変換器123bとを備えている。 これにより、バンクメモリ121aまたはバンクメモリ 121b(コントローラ124によって指定される)に 書き込まれたデータ列をスキャン順序変換しながら読み 出すことができ、図7(a)に示したような量子化DC T係数を得ることができる。また、この読み出しの際 に、読み出しアドレスS。を書き込みアドレスS。′と して使用し、順次「0」を書き込むことにより、次回の 書き込みのための初期化を行うことができる。

ータの書き込み/読み出しを行うバンクメモリを選択す るほか、可変長・固定長復号化器82に対する書き込み 禁止信号の出力および可変長・固定長復号化器82から の書き込み終了信号の入力により、書き込みタイミング の制御を行う。

[0023]

【発明が解決しようとする課題】図8に示したような従 来の画像処理装置(画像データ伸長用の画像処理装置) は、処理速度が十分ではなかった。

【0024】 ここで、可変長・固定長復号化器82(図 40 9参照)においては、区切り符号の検出に多くの時間を 要しており、このことが処理速度を遅くさせる原因の一 つとなっていた。すなわち、従来の可変長・固定長復号 化器82では、被解読符号を1ビット/サイクルの速度 で1ビットずつシフトさせながら区切り符号の検出を行 っていたので、解読の開始やエラー復帰に多くの時間が 必要であった。

【0025】また、従来の可変長・固定長復号化器82 には、区切り符号の一部が誤解読に使用された後で解読 エラーの発生が検出された場合に、エラー復帰の位置が 50 速度を遅くする原因となっていたのである。

さらに次の区切り符号となってしまうので、解読エラー の発生時に捨てられる画像データが多くなってしまうと いう欠点もあった。

【0026】一方、ランレングス復号化・スキャン順序 変換器83(図12参照)においては、バンクメモリ1 21a, 121bの書き込み/読み出しに要する時間が 実際には一定していないにも拘らず、書き込みを行うバ ンクメモリと読み出しを行うバンクメモリとを切り替え る時間間隔を一定にしており、このことが処理速度を遅 くさせる原因の一つとなっていた。以下、この理由につ いて説明する。

【0027】バンクメモリ121a、121bの書き込 み/読み出しに要する時間が常に一定であれば、バンク メモリを切り替える時間間隔は、書き込み/読み出しの いずれか遅い方にあわせて決定すればよい。ことで、例 えば1ブロック分のデータ列(8×8=64画素)の中 に固定長・可変長符号が常に16個あるものとし、且 つ、ランレングス復号化に要する時間(すなわちバンク メモリへの書き込みに要する時間)をデータ1個あたり 【0021】読み出しアドレス発生部123は、カウン(20)3クロックとすると、1ブロック分のデータ列の書き込 みに要する時間は16×3=48クロックとなる。これ に対して、バンクメモリからのデータの読み出しに要す る時間を1データあたり1クロックとすると、1ブロッ ク分のデータ列の読み出しに要する時間は64クロック である。したがって、書き込みを行うバンクメモリと読 み出しを行うバンクメモリとの切り替えは、図13に示 したように64クロック毎に行えばよく、処理時間の無 駄は生じないので高速の処理を行うことができる。

【0028】しかし、画像データでは、そのブロックに 【0022】コントローラ124は、上述のように、デ 30 対応する画像がエッジなどの複雑な部分であるときは情 報量を多くし、変化がほとんどない単純な画像であると きは情報量を少なくするのが一般的である。このため、 1 ブロック分のデータ列の中に含まれる固定長・可変長 符号の個数は一定せず、画像の複雑さに応じて増減す る。とこで、1ブロック分のデータ列の中に含まれるデ ータがすべて固定長・可変長符号であった場合を考える と、書き込みに要する時間は64×3=192クロック となる。したがって、書き込みを行うバンクメモリと読 み出しを行うバンクメモリとの切り替えも、図14に示 したように、198クロック毎に行わなければならな

> 【0029】画像データ全体で考えた場合には、1ブロ ック分のデータ列の大部分が固定長・可変長符号で占め られる確率はほとんどない。それにも拘らず、従来のラ ンレングス復号化・スキャン順序変換器83では、書き 込みに要する時間が最長である場合(すなわち1ブロッ ク分のデータ列中に含まれるデータがすべて固定長・可 変長符号である場合)にあわせてバンクメモリを切り替 える時間間隔を設定しなければならず、このことが処理

【0030】本発明は、このような従来技術の欠点に鑑 みてなされたものであり、髙速処理が可能な画像処理装 置を提供することを目的とする。

(1) 第1の発明に係わる画像処理装置は、少なくとも可

変長符号と区切り符号とを有する圧縮画像データを復号

化する複号化器を備えた画像処理装置において、前記復

[0031]

【課題を解決するための手段】

号化器が、前記圧縮画像データと頭出しシフト量データ とを入力し、この頭出しシフト量データにしたがって前 10 記圧縮画像データをシフトさせることにより被解読デー タを生成する頭出しシフト部と、この頭出しシフト部か ら取り込んだ前記被解読データを切り出すことにより、 解読データを生成する符号解読部と、前記頭出しシフト 部から取り込んだ前記被解読データからの前記区切り符 号の検出を複数の先頭ビット位置について同時に行い、 この検出結果に基いて前記シフト量データを生成する並 列区切り符号検出部と、を備えたことを特徴とする。 (2) 第2の発明に係わる画像処理装置は、複数のバンク メモリと、これらのバンクメモリの読み出しおよび書き 20 込みを制御する制御回路とを備えたバッファメモリを有 する画像処理装置において、前記制御回路が、いずれか のバンクメモリに対する書き込みが終了した時点で、既 に読み出しが終了した他のバンクメモリが存在する場合 には当該他のバンクメモリに対して次の書き込みを行わ せ、既に読み出しが終了した他のバンクメモリが存在し ない場合にはいずれかのバンクメモリの読み出しが終了 するまで待機した後に当該読み出しが終了したバンクメ モリに対して書き込みを行わせるとともに当該待機の期 間中書き込みを禁止する書き込み制御手段と、いずれか 30 は、この頭出しシフト部11の1回のシフト動作でシフ のバンクメモリからの読み出しが終了した時点で、既に 書き込みが終了した他のバンクメモリが存在する場合に は当該他のバンクメモリに対して書き込みが行われた順 序にしたがって次の読み出しを行わせ、既に書き込みが 終了したバンクメモリが存在しない場合にはいずれかの バンクメモリの書き込みが終了するまで待機した後に当

[0032]

【作用】

(1) 第1の発明によれば、並列区切り符号検出部が、頭 出しシフト部から被解読データを取り込んで、複数の先 頭ビット位置についての区切り符号の検出を同時に行う こととしたので、、この区切り符号の検出に要する時間を 短縮することができる。

該書き込みが終了したバンクメモリに対して読み出しを

行わせるとともに当該待機の期間中読み出しを禁止する

読み出し制御手段と、を備えたことを特徴とする。

(2) 第2の発明によれば、バンクメモリの切り替えの制 御を、書き込みに対しては、いずれかのバンクメモリに 対する書き込みが終了した時に読み出しが終了したバン

を行うとともに読み出しが終了したバンクメモリがない 場合には読み出しが終了するまで待機した後に書き込み を行うこととし、読み出しに対しては、いずれかのバン クメモリからの読み出しが終了した時に書き込みが終了 したバンクメモリがある場合には書き込みの順序にした がって次の読み出しを行うとともに書き込みが終了した バンクメモリがない場合には書き込みが終了するまで待 機した後に読み出しを行うこととしたので、書き込みも 読み出しも行われない時間を低減させることができる。 そして、このようにして動作効率を向上させることによ り、処理速度を向上させることができる。

[0033]

【実施例】以下、本発明の一実施例に係わる画像処理装 置について説明する。

【0034】本実施例に係わる画像処理装置の全体構成 は、図8に示した従来の画像処理装置と同様であるが、 可変長・固定長復号化器およびランレングス復号化・ス キャン順序変換器の構成が、従来の装置と異なってい

【0035】まず、本実施例に係わる可変長・固定長復 号化器について説明する。との可変長・固定長復号化器 は、第1の発明(請求項1)の「復号化器」に該当す

【0036】図1は、かかる可変長・固定長復号化器1 0の構成を概略的に示すブロック図である。

【0037】同図において、頭出しシフト部11は、シ フト量切り替え部14から入力した頭出しシフト量情報 D,1に応じて、外部から入力した入力符号D, をシフト し、これにより被解読符号 D.1 を生成する。本実施例で トできるビット数の最大値(以下「最大シフト量」と記 す)を、31ビットとする。また、被解読符号D₁₁のビ ット幅を64ビットとする。すなわち、最大シフト量を Mとすると、被解読符号D.,のビット幅は2×(M+ 1)となる。

【0038】符号解読部12は、被解読符号 D., を入力 して、この被解読符号 D., の先頭から可変長符号のパタ ーン検出・解読と、固定長符号の切り出しとを行う。そ して、これによって得られたランレングス符号を解読結 40 果D。として出力するとともに、解読・切り出しが行わ れた可変長符号或いは固定長符号のバターン長を、頭出 しシフト重情報 D112 として出力する。なお、との符号 解読部12は、後述するように、頭出しシフト部11が 出力した64ビットの被解読符号D.1のうち、下位32 ビットのみを入力して、可変長・固定長符号の解読・切 り出しを行う。

【0039】並列区切り符号検出部13は、頭出しシフ ト部11から取り込んだ被解読符号D,,からのスタート コードの検出を31ビットの先頭ビット位置について同 クメモリがある場合にはそのバンクメモリへの書き込み 50 時に行い、この検出結果に基いて区切り符号検出シフト

重情報D., ″、制御信号D., およびシフト量切り替え信号D., を生成して出力する。

【0041】次に、頭出しシフト部11および並列区切 10 り符号検出部13の内部構成の一例について、図2を用いて説明する。

【0042】図2に示した頭出しシフト部11におい て、切り替え器21-1の一方の入力からは入力符号が 入力され、他方の入力からはレジスタ22-1の出力値 が入力される。一方、この切り替え器21-1の出力 は、レジスタ22-1に入力される。また、切り替え器 21-2は、レジスタ22-1, 22-2の出力値を入 力する。そして、この切り替え器21-2の出力は、レ ジスタ22-2に入力される。さらに、切り替え器21 20 - 3はレジスタ22-2, 22-3の出力値を入力し、 そして、この切り替え器21-3出力はレジスタ22-3に入力される。ここで、これらのレジスタ22-1~ 22-3としては、それぞれ32ビットのシフトレジス タが使用されている。すなわち、頭出しシフト部11の 最大シフト量をMとすると、レジスタ22-1~22-3としてはM+1ビットのものを使用する。また、切り 替え器21-1~21-3の出力を切り替えるための制 御信号としては、後述するシフト量累積加算器24が出 力する桁あふれ信号 D₂,が使用される。

【0043】シフト量累積加算器23は、シフト量切り替え部14から入力された頭出しシフト量情報Dileシフト量素積レジスタ24の出力値とを加算することにより、上述の桁あふれ信号Dileとびシフト回路用シフト量Dileとを生成する。また、シフト量累積レジスタ24は、このシフト回路用シフト量Dileを入力する。なお、シフト量累積加算器23およびシフト量累積レジスタ24のビット幅は、それぞれ、頭出しシフト部11の最大シフト量をMとして、10gi(M+1)ビットとする。

【0044】シフト回路25は、切り替え器 $21-1\sim 21-3$ の出力データ $D_{11}\sim D_{11}$ を並列に取り込む。すなわち、このシフト回路25の入力のビット幅は96ビット(最大シフト量をMとすると3(M+1)ビット)となる。そして、シフト量累積加算器24が出力するシフト回路用シフト量 D_{10} の制御にしたがって、このデータをシフトし、64ビット(すなわち、2(M+1)ビット)のデータ D_{11} として出力する。このシフト回路25の出力データは、レジスタ26を介し、被解読符号 D_{11} として出力される。

10

【0045】とのような構成によれば、切り替え器21-1に入力された入力符号をレジスタ22-1~22-3で順次シフトさせて96ビットの出力データ D_{11} ~ D_{11} として出力し、シフト回路25で頭出しシフト量情報 D_{11} に応じてシフトさせつつ、被解読符号 D_{11} の出力を行うことができる。

【0046】一方、図2に示した並列区切り符号検出部 13は、31個(すなわち最大シフト量Mと同数)の区 切り符号検出器27-1~27-31を有している。 これらの区切り符号検出器27-1~27-31は、それぞれ、被解読符号D₁₁の第1ビット~第31ビットを先頭ビットとした24ビットデータを入力する。 すなわち、区切り符号検出器27-1は第1ビット~第24ビットを入力し、区切り符号検出器27-2は第2ビット~第25ビットを入力し、以下同様にして、区切り符号検出器27-Mは第31ビット~第54ビットを入力する。そして、各区切り符号検出器27-1~27-Mは、入力した24ビットデータを「00001H」と比較し、比較結果を出力する。

0 【0047】制御回路28は、各区切り符号検出器27 -1~27-31から、比較結果を入力する。そして、 これらの比較結果のいずれかがスタートコードの検出を 示している場合には、どの区切り符号検出器がスタート コードを検出したかにより当該スタートコードの位置を 判断する。そして、この判断結果および上述の比較結果 に基いて、区切り符号検出シフト量情報D,,,,,,,,, 制御信 号D,,およびシフト量切り替え信号D,,を生成する。

【0048】次に、本実施例の可変長・固定長復号化器 10の動作について、図1を参照しつつ、詳細に説明す 30 る。

[0049]まず、スタートコードの検出を行うための動作について説明する。

【0050】スタートコードの検出を行う場合、並列区切り符号検出部13は、まず、シフト量切り替え信号 Dieを出力し、シフト量切り替え部12に区切り符号検出シフト量 Dieを選択させる。そして、頭出しシフト部11から64ビットの被解読符号 Dieを入力し、第1ビット〜第31ビットのそれぞれを先頭ビットとした場合について、当該被解読符号 Dieの値が「00001 H」(この値は2進数では24ビットとなる)と一致するか否かを、同時に判断する。すなわち、図3の①に示したような64ビットの被解読符号 Dieのうち、第1ビット〜第24ビット、第2ビット〜第25ビット、第3ビット〜第26ビット・・・第31ビット〜第54ビットのそれぞれについて、「000001H」との比較を行う。

【0051】そして、「000001H」に一致する被解読符号列が存在していなければ、区切り符号検出シフト重D₁₁"として、「31ビット」を出力する。とと で、この情報値「31ビット」は、頭出しシフト部11

の最大シフト量と一致する。すなわち、本実施例で、並列区切り符号検出部 13が同時に行うことができる区切り符号を31通りとしたのは、頭出しシフト部11の最大シフト量に合わせたものである。

【0052】との区切り符号検出シフト量D,1″は、シフト量切り替え部14を介し、頭出しシフト重情報D,1として、頭出しシフト部11に入力される。これにより、頭出しシフト部11が出力する被解読符号D,1は、図3に②で示すように、31ビットだけシフトされる。【0053】そして、1回目の検出の場合と同様、並列 10区切り符号検出部13は、シフト後の被解読符号D,1の第1ビット~第31ビットのそれぞれを先頭ビットとした場合について、「00001H」と一致するか否かを判断する。以下、「00001H」が検出されるまで、同様の動作を繰り返す。

【0054】 ここで、図3に3でに示すように、「000001H」が検出されると、並列区切り符号検出装置 13は、この「00001H」に該当する部分を切り出すために、被解読符号 D_{11} をさらにシフトさせる。すなわち、図3の3に示した場合を例に採って説明すると、被解読符号 D_{11} の第14ビット~第37ビットが「00001H」と一致しているので、区切り符号検出シフト量 D_{11} "としては「13ビット」が出力される。これにより、頭出しシフト部11が出力する被解読符号 D_{11} は、13ビットだけシフトされる。このようにして、図3に3で示すような、スタートコードから始まる被解読符号 D_{11} を得ることができる。

【0055】次に、可変長・固定長符号の解読を行う際の動作(すなわちランレングス符号を生成するための動作)について説明する。

【0056】まず、符号解読部12が、可変長・固定長符号の解読・切り出しを開始する。ここで、上述したように、符号解読部12は被解読符号D.,の下位32ビットのみを入力する。したがって、図3に④で示したような被解読符号D.,が頭出しシフト部11から出力されている場合には、符号解読部12はそのまま可変長・固定長符号の解読・切り出しを開始することができる。

【0057】との可変長・固定長符号の解読は、従来と同様にして行われる(図10参照)。そして、1回の解読を行うたびに、解読結果D。を出力する。また、これ 40と併せて、解読された可変長符号或いは固定長符号のバターン長を、頭出しシフト重情報D11、として出力する。これにより、頭出しシフト部11は、この頭出しシフト重情報D11)を入力すると、この頭出しシフト重情報D11)を入力すると、この頭出しシフト重情報D11の値にしたがって、出力する被解読符号D11をシフトさせる。以下、同様にして、可変長・固定長符号の解読・切り出しが続行される。このようにして生成された解読結果のデータ列(ランレングス符号)は、ランレングス復号化・スキャン順序変換器(後述)に送られる。50

[0058] このようにして可変長・固定長符号の解読 ・切り出しが行われている間も、並列区切り符号検出部 13は、スタートコードの検出を続行している。そし て、可変長・固定長符号の解読動作中にスタートコード が検出された場合には、並列区切り符号検出部13は制 御信号D.,によって符号解読部12を一旦停止させ、シ フト量切り替え信号D.,によりシフト両切り替え部12 に頭出しシフト量情報 D12'を選択させて、被解読符号 D,,がスタートコードから始まるようにシフトさせる。 【0059】また、可変長・固定長符号の解読中に、可 変長符号テーブル (図 1 0 (c)参照) や固定長符号テ ーブル (図示せず) に無い符号パターンが現れた場合に は、符号解読部12は、何等かの解読エラーが発生した ものと判断し、符号解読部12による可変長・固定長符 号の解読を中止して、次のスタートコードの検出を行 う。そして、次のスタートコードが検出されると、上述 したような可変長・固定長符号の解読を再開する。とこ で、本実施例の可変長・固定長復号化器10では、解読 後のビットが32ビット分、並列区切り符号検出部13 20 に格納されているので、この32ビットも含めて次のス タートコードの検出を行うことができる。したがって、 スタートコードの一部がすでに誤解読に使用されていた ような場合でも、そのスタートコードを失うことなくエ

12

【0060】なお、可変長・固定長復号化器 10が解読結果(ランレングス符号)を出力するタイミングは、ランレングス復号化・スキャン順序変換器から入力される 書き込み禁止信号等によって制御されるが、詳細については後述する。

ラー復帰を行うことができる。したがって、解読エラー

の発生時に捨てられる画像データ量を、従来よりも少な

くすることができる。

[0061]次に、本実施例に係わるランレングス復号化・スキャン順序変換器について説明する。 このランレングス復号化・スキャン順序変換器は、第2の発明(請求項2)の「バッファメモリ」に該当する。

【0062】図4は、かかるランレングス復号化・スキャン順序変換器40の構成を概略的に示すブロック図である。

[0063] 同図において、メモリ部41内のバンクメモリ41a、41bは、8×8画素(すなわち1ブロック) に相当する書き込み領域を有している。そして、これらの書き込み領域は、データの書き込みが行われる前には、すべてゼロに初期化される。

【0064】書き込みアドレス発生部42は、加算器42aとレジスタ42bとを備えている。とこで、レジスタ42bの出力は、データの書き込みが行われる前には「0」に初期化される。加算器42aは、レジスタ42bの出力と、前段の可変長・固定長復号化器10(図1参照)から入力したデータ列(ランレングス符号)のゼロランとを入力する。そして、このレジスタ出力とゼロ

ランとを加算した結果を、書き込みアドレスS。とし て、メモリ部41に送る。これにより、ランレングス符 号の「レベル」信号を、バンクメモリ41aまたはバン クメモリ41bのいずれか(バンク選択信号Rsec によ って指定される)の該当番地に順次書き込むことができ る。そして、上述のように「レベル」信号が書き込まれ た番地以外は「0」に初期化されているので、この書き 込みによってランレングス復号化を行うことができる。 【0065】読み出しアドレス発生部43は、カウンタ 43aとアドレス変換器43bとを備えている。そし て、このアドレス変換器43bから読み出しアドレスS 。を出力して、バンクメモリ41 aまたはバンクメモリ 4 lb (バンク選択信号Rselによって指定される)に 書き込まれたデータ列をスキャン順序変換しながら読み 出すことができ、出力データとしての量子化DCT係数 (図7(a)参照)を得ることができる。また、この読 み出しの際に、上述の読み出しアドレスS。を書き込み アドレスS。′として順次「0」を書き込むことによ り、次回の書き込みのための初期化を行うことができ る。

【0066】コントローラ(第2の発明の「書き込み制 御手段」および「読み出し制御手段」に該当する) 44 は、上述のように、バンク選択信号Rsecを用いてデー タの書き込み/読み出しを行うバンクメモリを選択す る。本実施例では、バンク選択信号Rse、が「O」のと きはバンクメモリ41aの書き込みとバンクメモリ41 bの読み出しとが選択され、且つ、バンク選択信号R sex が「1」のときはバンクメモリ4 1 a の読み出しと バンクメモリ4lbの書き込みとが選択されるものとす る。また、このコントローラ44は、前段の可変長・固 定長復号化器10に対する書き込み禁止信号W。の出力 およびこの可変長・固定長復号化器10からの書き込み 終了信号Wenoの入力により、書き込みタイミングの制 御を行う。さらに、これと併せて、後段の逆量子化器5 0に対する読み出し禁止信号R。の出力およびこの可変 長・固定長復号化器10からの読み出し終了信号Rェル。 の入力により、読み出しタイミングの制御を行う。

【0067】次に、本実施例に係わるランレングス復号 化・スキャン順序変換器40の動作について説明する。 【0068】図5は、かかるランレングス復号化・スキ 40 ャン順序変換器40の動作を説明するための状態遷移図 である。

【0069】まず、初期状態においては、バンクメモリ 41a, 41bには何も書き込まれていないので、コン トローラ44は、読み出し禁止信号R。を「1」(読み 出し禁止状態)とし、書き込み禁止信号♥』を「○」 (書き込み可能状態) とする。また、バンク選択信号R seには「O」として、書き込みとしてバンクメモリ4 1 aが選択された状態にしておくこととする。

14

Oが、バンクメモリ4laへのランレングス符号の書き 込みを終了すると、コントローラ44には書き込み終了 信号W_{₹N}。 = 1 が入力される。これにより、図5 に状態 Aとして示したように、コントローラ44は、読み出し 禁止信号R、を「O」(読み出し可能状態)とし、バン ク選択信号Rselを反転させる(図5では「Rsel=^ Rsec 」と記す)。すなわち、ここでは、バンク選択信 号R、は、「1」(バンクメモリ41aが読み出し状 態でバンクメモリ41bが書き込みの状態)となる。ま 10 た、この時点ではバンクメモリ4 l b には何も書き込ま れていないので、書き込み禁止信号W。は「O」(書き 込み可能状態) に維持する。

【0071】その後、状態Bに遷移し、書き込み終了信 号W_{€ NO} が「1」となるか、或いは、読み出し終了信号 Remo が「1」となるまで、書き込み禁止信号W。= 0、読み出し禁止信号R。=0で、バンク選択信号R sel の信号値をそのまま維持する状態(図5では「R sel = Rsel 」と記す)を続ける。

【0072】ととで、状態Aまたは状態Bにおいて、書 20 き込み終了信号₩εκο = 1が再度入力されると、バンク メモリ41a.41bはともに書き込みが行われた状態 となるので、状態Cに遷移し、書き込みを禁止するため に書き込み禁止信号 $W_{\mathfrak{s}}$ を「1」とする。このとき、読 み出し禁止信号R。およびバンク選択信号Rselの信号 値は、 $R_{s} = 0$ 、 $R_{sel} = R_{sel}$ のままとする。この状 態Cは、読み出し終了信号RLL。=1が入力されるまで 維持される。そして、読み出し終了信号R:*0=1が入 力されると、上述の状態Aに遷移する。

【0073】一方、状態Aまたは状態Bにおいて、読み 30 出し終了信号Reno = 1 が入力されると、バンクメモリ 41a, 41bはともに読み出しを行うことができない 状態となるので、状態Dに遷移し、読み出し禁止信号R 。を「1」にすることにより読み出しを禁止する。この とき、書き込み禁止信号W。およびバンク選択信号R sel の信号値は、W。 = 0、Rsel = Rsel のままとす る。この状態Dは、書き込み終了信号Weno = 1が入力 されるまで維持される。そして、書き込み終了信号₩ END = 1が入力されると、上述の状態Aに遷移する。 【0074】図6は、バンクメモリ4la, 4lb(図 5参照)の書き込み/読み出しの切り替えタイミングを 示すタイミングチャートである。図6からわかるよう に、本実施例では、バンクメモリ41a, 41bのいず れかについて書き込み或いは読み出しが終了すると、他 のバンクメモリが書き込み/読み出し可能状態のときは 直ちに書き込み/読み出しの切り替えを行うことがで き、書き込み/読み出しができない状態のときは書き込 み/読み出し可能状態となるまで待機した後に書き込み /読み出しの切り替えを行うことができるので、従来の ランレングス復号化・スキャン順序変換器の場合(図4 【0070】ととで、前段の可変長・固定長復号化器1 50 参照)と比較して処理時間を短縮するととができる。

15

【0075】なお、本実施例では、バンクメモリを2個 備えた場合について説明したが、3個以上のバンクメモ リを備えることとしてもよいことはもちろんである。バ ンクメモリを3個以上設けることとすれば、処理時間を さらに短縮することができる。

[0076]

【発明の効果】以上詳細に説明したように、本発明によ れば、並列区切り符号検出部で複数の先頭ビット位置に ついての区切り符号の検出を同時に行うこととしたので 複号化器における処理時間を短縮することができ、ま た、バンクメモリのいずれかについて書き込み或いは読 み出しが終了すると該バンクメモリに対する書き込み/ 読み出しの切り替えを他のバンクメモリの状態に応じて 直ちに行うこととしたのでバッファメモリにおける処理 時間を短縮することができる。

【0077】したがって、本発明によれば、高速処理が 可能な画像処理装置を提供することができる。

【図面の簡単な説明】

【図1】本発明の一実施例に係わる復号化器の概略構成 を示すブロック図である。

【図2】図1に示した復号化器における頭出しシフト部 および並列区切り符号検出部の内部構成の一例を示すブ ロック図である。

【図3】図1に示した復号化器の動作を説明するための 図である。

【図4】本発明の一実施例に係わるバッファメモリ(ラ ンレングス復号化・スキャン順序変換器)の構成を概略 的に示すブロック図である。

【図5】図4に示したバッファメモリの動作を説明する ための状態遷移図である。

【図6】図4に示したバッファメモリの動作を説明する ためのタイミングチャートである。

【図7】スキャン順序変換およびランレングス符号化に ついて説明する図であり、(a)は直交変換および量子 化を施した後の画素データからなるブロックを示す概念 図、(b)は(a)の画素データを並べかえて読み取っ た後のデータ列を示す概念図、(c)は(b)のデータ 列を変換することによって得られたランレングス符号を 示す概念図である。

【図8】従来の画像処理装置の一構成例を概略的に示す 40 43b アドレス変換器 ブロック図である。

【図9】図8に示した可変長・固定長復号化器の内部構

成を概略的に示すブロック図である。

【図10】図9に示した可変長・固定長復号化器の動作 を説明するための図であり、(a)は解読動作を説明す るための図、(b) はスタートコードを示す図、(c) は可変長符号テーブルを示す図である。

【図11】図9に示した可変長・固定長復号化器のスタ ートコード検出動作を説明するためのフローチャートで

【図12】図8に示したランレングス復号化・スキャン 順序変換器の内部構成を概略的に示すブロック図であ 10

【図13】図12に示したランレングス復号化・スキャ ン順序変換器の動作を説明するためのタイミングチャー トである。

【図14】図12に示したランレングス復号化・スキャ ン順序変換器の動作を説明するためのタイミングチャー トである。

【符号の説明】

10 可変長・固定長復号化器

11 頭出しシフト部 20

12 符号解読部

13 並列区切り符号検出部

14 シフト量切り替え部

21-1~21-3 切り替え器

22-1~22-3 レジスタ

23 シフト量累積加算器

24 シフト量累積加算器

25 シフト回路

26 レジスタ

30 27-1~27-M 区切り符号検出器

28 制御回路

40 ランレングス復号化・スキャン順序変換器

41 メモリ部

41a, 41b バンクメモリ

42 アドレス発生部

42a 加算器


42b レジスタ

43 読み出しアドレス発生部

43a カウンタ

44 コントローラ


16





【図3】

	シフト量	被解談符号		
		区切り符号核出範囲 符号解放位置		
D	31	10101110001111010111110001110111100011101111		
Ø	31	16011110101111100011101110000110110010110010000		
3	13	区如9符号模出位量 0110001011001000000000000000000000000		
®	o	20000000000000000000000000000000000000		

41b









[図8]




【図12】



【図13】



【図14】



フロントページの続き

(51)Int.Cl. : 識別記号 庁内整理番号 F l

技術表示箇所

HO4N 7/24